

به نام خداوند خالق زیبایی ها



گزارش ششم آزمایشگاه FPGA

گروه چهارشنبه عصر

مهیار عنصری ۹۶۳۲۰۹۳

تاریخ تحویل : ۱۴۰۰/۰۴/۰۳

توضیح کد :


در این ماژول ، سه ورودی تک بیتی به نام های clk و RXF و TXE و دو خروجی تک بیتی به نام های RD و WR و یک پورت inout به نام Data داریم که ۸ بیتی است.

هروقت که RXF صفر شود ، اجازه خواندن صادر شده و با صفر شدن RD ، Data در حالت ورودی قرار میگیرد و مقدار آن در رجیستر Datareg ریخته می شود. همچنین بعد از این کار ، RD دوباره یک می شود تا بار بعدی دوباره اجازه خواندن داده شود. این بخش که اولین حلقه Always نوشته شده است ، کار خواندن را برای ما انجام می دهد.

حال یک شمارنده ۸ بیتی به نام Counter تعریف می کنیم. تا زمانی که مقدار این شمارنده از Datareg کمتر است یعنی هنوز عمل شمارش ادامه دارد ، اگر ورودی TXE صفر شود یک پرچم به نام Flag یک می شود و با یک شدن این پرچم ، در کلاک بعدی WR صفر می شود. در کلاک بعدی دوباره WR برابر یک و پرچم برابر صفر می شوند. در این حلقه Always عملیات نوشتن داده را انجام دادیم.

در سومین حلقه ، با صفر بودن RD شمارنده برابر ۱ می شود و ریست می شود و با صفر شدن WR ، عمل شمارش به شرط کوچک تر بودن Counter از Datareg انجام می شود.

در آخر هم به کمک پرچم تعریف شده و خارج از همه حلقه های Always ، درگاه inout خود به نام Data را مقدار دهی می کنیم که اگر پرچم یک بود ، برابر Counter شود و خروجی باشد و در غیر این صورت در حالت High Impedance قرار داشته باشد.



اجرای درست کد با ورودی ۲۶